PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-096952

(43)Date of publication of application: 08.04.1994

(51)Int.CI.

H01F 17/00 H01F 15/14 H01F 41/04 H01F 41/12

(21)Application number: 04-245355 (22)Date of filing:

16.09.1992

(71)Applicant :

FUJI ELECTRIC CO LTD

(72)Inventor:

MATSUZAKI KAZUO


RIYOUKAI YOUICHI


(54) THIN FILM -LAMINATED MAGNETIC INDUCTION ELEMENT AND ITS MANUFACTURE

PURPOSE: To simplify the structure of an inductor, transformer, etc., mounted on a semiconductor chip and having a thin film-laminated structure and, at the same time, to obtain a high Q-value in a high-

frequency region.

CONSTITUTION: This element 20 is constituted in such a way that a simple thin film-laminated structure is constructed by interposing a thin film conductor 22 formed in a coil between paired magnetic thin films 21 and the structure is divided into a plurality of unit elements 30 so that the external size D of each element 30 can be smaller than a characteristic length on a magnetic circuit determined depending on the permeability $\,\mu\,$ and film thickness tM of the thin films 21 and the interval between the films 21. Then one magnetic inductance element 20 is formed by electrically connecting the numerous unit elements 30 formed on a semiconductor chip 10 to each other.





LEGAL STATUS

[Date of request for examination]

16.04.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3146672

[Date of registration]

12.01.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-96952

(43)公開日 平成6年(1994)4月8日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FI	技術表示箇所
H01F 1	7/00	В	7129-5E		
1	5/14		7129-5E		
4	1/04	С	8019-5E		
4	1/12	Z			

審査請求 未請求 請求項の数5(全 7 頁)


(21)出願番号	特願平4-245355	(71)出願人 000005234
(2.2)		富士電機株式会社
(22)出願日	平成4年(1992)9月16日	神奈川県川崎市川崎区田辺新田1番1号
		(72)発明者 松崎 一夫
		神奈川県川崎市川崎区田辺新田1番1号
		富士電機株式会社内
		(72)発明者 了戒 洋一
		神奈川県川崎市川崎区田辺新田1番1号
		富士電機株式会社内
		(74)代理人 弁理士 山口 巖


(54)【発明の名称】 薄膜積層形磁気誘導素子およびその製造方法

(57) 【要約】

【目的】半導体チップ上に搭載する薄膜積層構造のインダクタや変圧器等の磁気誘導素子の構造を簡単化しかつ 高周波領域内で高いQ値を達成する。

【構成】磁気誘導素子20を1対の磁性薄膜21の相互間にコイルに形成された薄膜導体22を挟み込んだ簡単な薄膜積層構造とし、これを複数個の単位素子30に分割して各単位素子30の外形サイズDを磁性薄膜21の透磁率μおよび膜厚 t M とそれらの相互間隔gとから決まる磁気回路上の特性長より小さいめに形成して、半導体チップ10上に作り込んだ多数の単位素子30を電気的に相互接続して1個の磁気誘導素子20とする。





【特許請求の範囲】

【請求項1】所定の形状のコイルに形成された薄膜導体を1対の磁性薄膜の相互間に挟み込んだ構造の薄膜積層形の磁気誘導素子であって、磁気誘導素子を複数個の単位素子に分割し、各単位素子の平面的な外形サイズを磁性薄膜の導磁率および厚みと両磁性薄膜の間隔から決まる磁気回路上の特性長より小さいめに設定し、これら単位素子を電気的に相互接続して1個の磁気誘導素子を構成するようにしたことを特徴とする薄膜積層形磁気誘導素子。

【請求項2】請求項1に記載の素子において、単位素子の外形サイズが磁気回路の特性長の10分の1程度ないしそれ以下に設定されたことを特徴とする薄膜積層形磁気誘導素子。

【請求項3】請求項1に記載の素子において、薄膜導体が渦巻き状コイルに形成されることを特徴とする薄膜積層形磁気誘導素子。

【請求項4】所定の形状のコイルに形成された薄膜導体を1対の磁性薄膜の相互間に挟み込んだ構造の磁気誘導素子の製造方法であって、下層側磁性薄膜を下層側絶縁膜で被覆し、下層側絶縁膜上にターン間絶縁膜を付けかつ薄膜導体のコイルのターン間に対応するパターンにエッチングし、下層側絶縁膜とターン間絶縁膜の上に薄膜導体をターン間絶縁膜と同程度ないしはそれ以下の膜厚で成膜した上でエッチングによりそのターン間絶縁膜上の部分を選択的に除去し、薄膜導体とターン間絶縁膜を上層側絶縁膜で被覆してその上に上層側磁性薄膜を配設するようにしたことを特徴とする薄膜積層形磁気誘導素子の製造方法。

【請求項5】請求項4に記載の方法において、ターン間 絶縁膜に・・下層側絶縁膜と異なる材質のものを用い、 リアクティブイオンエッチング法によりエッチングする ようにしたことを特徴とする薄膜積層形磁気誘導素子の 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はスイッチング電源のワンチップ化等のため半導体製造技術を利用して集積回路装置のチップに搭載するに適する薄膜積層形磁気誘導素子に関する。

[0002]

【従来の技術】チョッパ装置やスイッチング電源等の小形の電子装置は従来からインダクタや変圧器等の受動素子と個別半導体素子や集積回路等の能動素子とを組み合わせて構成されて来たが、能動素子側の半導体技術の急速な進歩に比べて受動素子側の技術進歩は立ち遅れぎみであり、とくにインダクタや変圧器等の磁気誘導素子は集積回路装置と比べると体格が非常に大きくために電子装置の小形化を図る上で最大の隘路になっている。このため、電子装置のチョッピングやスイッチングの動作周

波数を1 MHz以上に高めて小形化をいわば側面から容易にするとともに、磁気誘導素子自体の構造面でも種々の 試みがなされている。

【0003】例えば、特開昭61-219114 号公報に開示された技術では磁性繊維を縦糸に極細銅線を横糸にして編んだ織物構造でインダクタが構成される。特開平1-1512 11号公報の技術では磁気誘導素子がセラミックの積層構造体から構成される。また、特開平2-275606号公報には可撓性フィルムにコイルを担持させてそれを両側から磁性シートで挟み込んだ構造の平面形のインダクタが開示されている。さらに、特開平1-276708号公報には上述の特開昭61-219114 号公報による織物構造のインダクタを薄膜積層体で構成することが提案されている。

[0004]

【発明が解決しようとする課題】これらの従来技術から もわかるように、磁気誘導素子の小形化には個別素子を それに適した構造にする方向と、能動素子用の半導体チ ップ上に直接搭載ないし作り付ける方向とがあるが、電 子装置の全体構造を小形化しかつ面実装等の組み立ての 手間を極力省いて合理化できる点では後者の方向が明ら かに有利であり、前述の特開昭61-219114 号公報および 特開平1-151211号公報の技術は個別素子を小形化する方 向なのであまり有利でない。特開平2-275606号公報の技 術は本質は個別素子であるがチップへの搭載に適すると 考えられる。しかし、数~10mm角の小形チップに搭載で きる程度までの小形化は実際には必ずしも容易でなく、 かつ個別素子である以上はチップと接続するための実装 作業が不可欠になる。特開平1-276708号公報の技術はこ の点も解決し得るが、元来が織物構造なのでコイル用薄 膜導体と磁気回路用磁性薄膜を入り組ませる必要があ り、実際にかかる構造の薄膜積層体を製造するのはかな り厄介である。

【0005】かかる問題に加えて、高周波領域内で磁気誘導素子に高いQ値を持たせるのが困難な問題がある。すなわち、従来から磁気誘導素子を小形化するにはまず電子装置の動作周波数を上げて小さなインダクタンス値でも所定のリアクタンス値が得られるようにしているが、1 MHz以上の周波数領域では磁気回路やコイル内の高周波損失のために磁気誘導素子のインダクタンス値が飽和し抵抗値が増加するので、動作周波数を上げるとQ値が飽和ないしは逆に減少して来る。このため、動作周波数を上げてもQ値を所定レベルに維持するために超気誘導素子の体格を小さくできなくなって来る。このような現状に立脚して、本発明は集積回路等の半導体装置のチップ上に直接かつ容易に作り込むに適した薄膜積層構造をもち、かつ高周波領域内でもQ値を高く維持することができる磁気誘導素子を提供することを目的とする。

[0006]

【課題を解決するための手段】本発明の磁気誘導素子に よれば、所定の形状のコイルに形成された薄膜導体を1 対の磁性薄膜の相互間に挟み込んだ薄膜積層構造の磁気 誘導素子を複数の単位素子に分割し、各単位素子の平面 的外形サイズを磁性薄膜の導磁率および厚みと両磁性薄 膜の間隔とによって決まる磁気回路上の特性長より小さ いめに設定し、これらの単位素子を電気的に相互接続し て1個の磁気誘導素子を構成することによって上述の目 的が達成される。

【0007】上記構成にいう薄膜導体には銅やアルミ等 の導電率が高い金属を用いてそれを数~数十μmの厚み に成膜して、エッチングにより所定形状のコイルに形成 するのがよく、この際のコイル形状としては渦巻き状や つづら折れ状がよく、とくに前者の形状が本発明では有 利である。磁性薄膜には軟磁性で高透磁率の強磁性体材 料を用いてこれを10~数十µmの膜厚に望ましくはスパ ッタ法等により非晶質状態で成膜するのがよい。なお、 この磁性薄膜の透磁率を μ, 1 対の磁性薄膜の間隔を g, 磁性薄膜の膜厚を t_M とすると、上記構成中の磁気 回路の特性長 λ は例えば $\lambda = (\mu g t_M / 2)^{1/2}$ で与え られる。1 MHz以上の髙周波領域における磁気誘導素子 のQ値を極力高めるにはそれを構成する各単位素子の外 形サイズ、例えば直径をこの特性長入よりも小さいめに 設定し、さらにはその10分の1程度ないしはそれ以下に 設定するのがとくに望ましい。

【0008】また、上述のように薄膜導体と上下1対の磁性薄膜とを備える薄膜積層構造の磁気誘導素子の製造する方法としては、下層側磁性薄膜を下層側絶縁膜で覆い、下層側絶縁膜の上にターン間絶縁膜を付けて薄膜導体のコイルのターン間隙間に対応するパターンにエッチングし、下層側絶縁膜とターン間絶縁膜の上側に薄膜導

 $R = (\pi \,
ho \, / \, t_{\, C} \,) \cdot F_{\, R}$ となる。ただし、 $F_{\, R}$ はコイルの寸法と形状と巻数の関

数であり、p=d+sとすると、 $F_R=n(Do+s-np)$ / d, または $F_R=n(Di-s+np)$ / dであり、さらにコイルの平均直径をDmとすると $F_R=n$ Dm/dである。

 $\lambda = (\mu g t_{\rm M} / 2)^{1/2}$

で与えられ、図1(a)の磁気誘導素子20のインダクタン

 $L = (\pi \mu t_{M} / 2) \cdot K \cdot F_{I}$

で表せる。ただし、Kは特性長 λ と外径サイズDとコイ $K = (\lambda/d)/\sin(D/\lambda)$

で与えられる。また、 F_L は (1)式の F_R に対応する関数であり、磁気回路側の特性長 λ , コイル側の寸法と巻数等に関係する双曲線関数を含むかなり複雑な式(例えばIEEE, Magn., MAG-27, No. 6, pp. 709, 1991 を参照)となるが、煩雑を避けるためここでは簡単に F_R で表すこととする。

【0012】さて、上述の(3)式の($\pi\mu$ t_M /2)の項を除いてインダクタンスLの値に対し最も支配的なのは係数Kであり、本発明ではこの点に着目して係数Kを大にするよう外径サイズDを設定する。すなわち外径サ

体をターン間絶縁膜と同程度ないしそれ以下の膜厚で成膜した上でエッチングによりそのターン間絶縁膜上の部分を選択的に除去し、かつ薄膜導体とターン間絶縁膜を上層側絶縁膜で被覆した後にその上側に上層側磁性薄膜を配設するのが有利である。なお、上記ターン間絶縁には下層側絶縁膜とは異なる材質のものを用いてエッチング上の選択性をもたせるのがよく、さらにはそのエッチングにはリアクティブイオンエッチング法を利用するのが有利である。

[0009]

【作用】本発明の磁気誘導素子では半導体チップの上に 半導体プロセス技術を利用して容易に作り込めるようコ イル用の薄膜導体を磁気回路用の1対の磁性薄膜で両側 から挟み込んだ単純な薄膜積層構造とするとともに、こ の構造ではその平面的な外形サイズを従来の常識より思 い切って縮小することによって高周波領域内でのQ値を 髙め得ることに着目して、磁気誘導素子を複数個の小形 でそれぞれQ値が高い単位素子に分割して作り込んだ上 で、それらを電気的に相互接続して1個の磁気誘導素子 とすることにより高周波領域でも高いQ値が得られるよ うにする。以下、この原理を図1を参照して説明する。 【0010】図1(a) は上下1対の磁性薄膜21の相互間 に渦巻き状コイルに形成された薄膜導体22を挟み込んだ 構造の磁気誘導素子20の断面を示し、この磁気誘導素子 20は外形サイズないし直径がDの円形のインダクタとす る。薄膜導体22の金属の電気抵抗率をρ,膜厚を t ρ と し、それから形成された渦巻き状コイルの巻数をn,外 径をDo,内径をDi,各ターンの幅をd,ターン間の隙間 をsとすると、コイルの直流電気抵抗Rは、

(1)

【0011】一方、磁気回路の方では磁性薄膜21の透磁率を μ ,膜厚を t_M ,相互間隔をgとすると、その特性長 λ は前述のように例えば、

(2)

スレは、

(3)

ルのターン幅dで決まる係数であって、

(4)

イズDを特性長 λ より小に、例えば10分の1以下に設定したとすると、 $\sin(D/\lambda)=D/\lambda$ がほぼ成立するから $K=\lambda^2/d$ Dとなり、 λ よりDを小さくすればするほどKを大きくとれることがわかる。さらに、このように外径サイズDを特性長 λ より充分小さく設定した場合は $K\cdot F_L=F_R$ の関係がほぼ成立するので、磁気誘導素子20のQ値は角周波数を ω 、周波数をfとして(1)式と(3)式から次式で表される。

[0013]

実際に半導体チップ上に作り込む磁気誘導素子20では (2) 式中の磁性薄膜21の膜厚 t_M や相互間隔gは数十 μ m以下なので透磁率 μ を 10^4 とすると特性長入は1 m程度となり、従って (5) 式は外径サイズDが 100μ m程度以下で成立するが実用的には1 m以下でもほぼ成立する。 (5) 式からわかるようにQ値はコイルの巻数 n やターン幅dに実質上依存せず、外径サイズDを特性長入より小さいめに設定する本発明の場合は、磁性薄膜21 に透磁率 μ の高い材料を用いて膜厚 t_M を厚くし、かつ薄膜導体22に電気抵抗率 ρ の低い材料を用いて膜厚 t_C を厚くすることによってQ値を向上することができる。

【0014】しかし、Q値が高くても外径サイズDが小さいと充分なインダクタンス値Lやコイルの電流容量が得られ難いので、本発明では図1(b)に示すように磁気誘導素子20を複数個の単位素子30に分割して半導体チップ10の上に作り込み、必要に応じて直列、並列ないしは直並列に相互接続する。なお、この図1(b)のように各単位素子30の外形を配列上の面積効率のよい方形にしても、容易に了解されるように図1(a)の円形の場合と同様に本発明の利点が得られる。

【0015】ところで、図1(a) の薄膜導体22のコイル ではそのターン間の間隔 s をできるだけ小さくして巻き ピッチpをターン幅dに近づけるのが有利になる。例え ば、簡単化のためp=dとし、かつコイルの内径Diを0 とすると、(1)式中の F_R は前述のように $F_R = n \cdot Dm$ /dで、コイルの平均直径DmはDm=ndであるから、F $_{R}=n^{2}$ となって抵抗 $_{R}$ が $_{n}$ に比例する。一方、イン ダクタンスLも周知のようにコイルの巻数nの二乗であ $3n^2$ に本質的に比例するから、結局のところQ値はコ イルの巻数nにほとんど依存しなくなって例えば (5)式 で表せるような高いQ値を実現できる。このように、間 隙 s は極力狭く,できれば薄膜導体22の膜厚 t C の10分 の1以下にするのが望ましいが、通例のように薄膜導体 22をエッチングしてこれを明けると安定にエッチング可 能なアスペクト比 t_{C} / s は 1 が限界なので間隙 s が膜 厚tcと同程度以上になってしまう。

【0016】本発明の磁気誘導素子の製造方法はこの点を解決するもので、前項中の記載のように薄膜導体と上下1対の磁性薄膜を備える磁気誘導素子を製造するに際し、まず下層側磁性薄膜を下層側絶縁膜で覆った後に、下層側絶縁膜の上にターン間絶縁膜を付けてこれに低いアスペクト比でエッチングを施すことによりコイルのターン間の狭い隙間sに対応するパターンに形成しておき、次に下層側絶縁膜とターン間絶縁膜の上にコイル用の薄膜導体をターン間絶縁膜と同程度ないしそれ以下の膜厚で成膜した上で、簡単なエッチングを施してターン間絶縁膜の上から薄膜導体をいわゆるリフトオフ方で除去するようにしたものである。以降は、薄膜導体とターン間絶縁膜を上層側絶縁膜で被覆してその上に上層側磁性薄膜を配設することでよい。この本発明方法によれ

ば隙間 s を薄膜導体の膜厚 t $_{\mathbb{C}}$ より狭くでき、ターン間 絶縁膜をリアクティブイオンエッチング法によりエッチングすればその10分の 1 以下に狭めることができる。 【0017】

【実施例】以下、図2と図3を参照して本発明の磁気誘導素子の実施例を説明し、図4を参照してその製造方法の実施例を説明する。図2は半導体チップ10の上に前述の磁気誘導素子20を構成する単位素子30が2個並べて作り込まれた状態を断面図で示すものである。半導体チップ10は、図示のように例えばp形の半導体基体11を絶縁膜12で覆い、その上側にアルミの配線膜13を単位素子30を互いにこの例では直列接続するパターンで配設しかつ絶縁膜12の要所に明けられた窓部内で半導体基体11の表面に拡散されたn形層11aと接続し、さらにその上を保護膜15で被覆してなり、薄膜積層構造の単位素子30はこの保護膜15上に作り込まれる。なお、図の例では保護膜15の下側に配線膜13による段差を解消するために平坦化膜14が設けられている。

【0018】各単位素子30は下層側磁性薄膜31と上層側磁性薄膜36との相互間に渦巻き状のコイルに形成された薄膜導体33を絶縁膜32と35を介し挟み込んでなり、コイルのターン間のごく狭い隙間は図4で説明する方法で明けられ、コイルの内径および外径側の端部は下層側磁性薄膜31の窓ないし切り欠きと保護膜15の窓とを介して配線膜13と接続される。また、上層側磁性薄膜36を覆うように窒化シリコン等の保護膜37が被覆される。なお、上層側絶縁膜35の下側に下層側磁性薄膜31と薄膜導体33による段差を埋めるため平坦化膜34が要所に設けられている。

【0019】1対の磁性薄膜31と36は例えば透磁率μが 8000程度の軟磁性の78パーマロイをスパッタ法により非 晶質状態で成膜したもので、例えばその膜厚 t_M が 9μ m,相互間隔gが6μmとされる。この場合の磁気回路 の前述の特性長入は 220 µmである。また、薄膜導体33 には電気抵抗率 ρ が $3 \times 10^{-8} \Omega$ mの銅を用い、例えばそ の膜厚 t c は 3 μ m とされる。この実施例では各単位素 子30の外径サイズDは特性長λの10分の1の22μmに設 定され、これに応じコイルの外径Doは20μm,内径Diは $2\mu m$, 巻数nは3, 巻きピッチpは $3\mu m$, 隙間sは 0.8 μmにそれぞれ設定される。このような設定の単位 素子30を半導体チップ10上に図1(b)のように並べて作 り込んだ後に5MHzの周波数fで測定したところ、各単 位素子30あたりの直流抵抗Rは0.19Ω, インダクタンス Lは 850nH, Q値は140 であり、前述の諸式から予測さ れる値との大体の一致が得られた。

【0020】図3にこの単位素子30に対してインダクタンスLとQ値を1~10MHzの周波数範囲内で測定した結果を示す。図からわかるように、インダクタンスLは10MHz付近で若干低下の傾向はあるがほぼ一定値であり、Q値は周波数 f が高くなるにつれて次第に飽和する傾向

はあるが 5 MHz以上で 100以上の充分高い値を示す。なお、この単位素子30は 5 MHzのQ値を主眼にして設計されたものである。このQ値の周波数 f に対する傾斜は前述の (5)式からわかるように磁性薄膜31と36の透磁率 μ と薄膜導体33の電気抵抗率 ρ を一定とすると両者の膜厚の積 t_M t_C に依存し、この積の大なものは低周波用に小なものは高周波用に適する。これから本発明の磁気誘導素子は高周波用にとくに有利なことがわかる。

【0021】ついで、図4を参照して本発明の磁気誘導素子の製造方法の要点を図2の単位素子30用に薄膜導体33のコイルを形成する過程を中心に説明する。単位素子30は半導体チップ10がもちろんまだウエハの状態にある間に作り込まれ、図4(a)のウエハ40には図2の下層側磁性薄膜31が配設されていて図示の下層側絶縁膜32で覆われているものとする。この下層側絶縁膜32には酸化シリコンとは別な例えば薄い窒化シリコンを用いるのがよい。この図4(a)の工程ではウエハ40の全面に酸化シリコン膜を成膜しフォトエッチングを施すことによりターン間絶縁35 a を前述の 0.8μ mの隙間 s と同じ幅に形成する。

【0022】このターン間絶縁35a用の酸化シリコン膜 はウエハ40内にアルミの配線膜13がすでに作り込まれて いるので350 ℃程度の低温下でシランと酸素との混合ガ スのふん囲気内の減圧CVD法により成膜するのがよ い。また、本発明方法ではその膜厚は薄膜導体33と同程 度が若干厚めにされ、薄膜導体33の膜厚 $t_{\rm C}$ が $3~\mu{\rm m}$ の とき例えば4μmとされる。この酸化シリコン膜のエッ チングはもちろんフォトレジスト膜をマスクとして施す が、ターン間絶縁35 a の側面を図のように垂直にして狭 い幅sをねらいどおり正確にするためリアクティブイオ ンエッチング法を利用するのが有利である。この際、異 方性エッチング条件とするためエッチングガスにはCoHg とCHF3の混合ガスを用い、そのふん囲気圧力は例えば1 50Pa程度とするのがよい。本発明方法では、このターン 間絶縁膜35aを狭い幅sで形成するためのエッチングを 図からわかるように1ないしそれに近いアスペクト比で 容易かつ正確に行なうことができる。

【0023】次の図4(b) は薄膜導体33の成膜工程であり、ウエハ40の全面上にこの実施例では銅をスパッタ法等によって3μmの膜厚tcに成膜する。この際、ターン間絶縁35aの上側にも図では33aで示すように薄膜導体が当然被着するが、金属の段差部の被覆性が悪いためそのターン間絶縁35aの上端部分と重なる付け根付近では膜厚が非常に薄くなる。続く図4(c)の工程では簡単なエッチングによってターン間絶縁35aの上の薄膜導体部分33aを除去する。このエッチングは例えば5%のふっ酸液の望ましくは超音波浴中にウエハ40をごく短時間浸漬するだけでよく、これにより上述の薄膜導体部分33aの薄肉部からエッチング液が侵入してターン間絶縁35aの声端部分の酸化シリコンが溶解するので、その上の

薄膜導体部分33 a が剥離により選択的に除去されて図示の状態になる。

【0024】さらに図4(d)の工程では、ウエハ40の水洗によりエッチング液を完全に除去した後、酸化シリコン膜を前述と同様に低温のCVD法によりウエハ40の全面に成膜して図示のようにターン間絶縁35 a と連続した上層側絶縁膜35とする。これ以降は図2のように上層側磁性薄膜36を配設しかつ窒化シリコン等の保護膜37によりそれを被覆して単位素子30ないしは磁気誘導素子20の完成状態とすることでよい。以上説明した磁気誘導素子の製造方法によれば、薄膜導体33から形成するコイルのターン間の隙間 s を膜厚 t C より充分狭く形成して、その抵抗Rの値を低減して電流容量を増加させかつそのQ値を高めることができる。

【0025】なお、以上の実施例では磁気誘導素子が単一のコイルをもつインダクタとして説明したが、薄膜導体から形成するコイルの数と形状を変えるだけで変圧器にも本発明を適用できる。また、コイルについても実施例の渦巻き状に限らず、薄膜導体から形成可能であればつづら折れ状等の種々な形状を採用できる。さらに、実施例に示された具体的な寸法、形状、構造、配置等はあくまで例示であって、本発明の要旨内で適宜な変更ないし変形が可能である。

[0026]

【発明の効果】本発明の磁気誘導素子では、コイルに形成された薄膜導体を1対の磁性薄膜の間に挟み込んだ薄膜積層構造の磁気誘導素子を複数の単位素子に分割し、各単位素子の外形サイズを磁気回路上の特性長より小さいめに設定し、単位素子を相互接続して磁気誘導素子とすることによって次の効果が得られる。

- (a) 磁気誘導素子のQ値の磁気回路の特性長との関連に着目して特性長よりそれぞれ外形サイズが小さいめの複数個の単位素子から磁気誘導素子を構成することにより1 MHz以上の高周波領域でも従来より高いQ値を達成できる。
- (b) 磁気誘導素子を構成する単位素子が従来より格段に 小形化されるので、集積回路の製造技術を利用して半導 体チップ上に容易に作り込むことができ、これにより能 動素子と受動素子を一体化した1チップ形のチョッパ装置やスイッチング電源等の極小形の電子装置の開発が可能になる。
- (c) 複数個の単位素子の磁気誘導素子への接続の組み合わせを変えることにより用途に合わせて種々なリアクタンス値の磁気誘導素子を構成できる。
- (d) 薄膜導体と磁性薄膜の膜厚の積により所望のQ値を持たせる周波数を容易に選択できるので種々な周波数特性の磁気誘導素子を提供でき、さらに適用可能な周波数を従来より髙周波領域に延ばして一層の小形化を達成できる。

【0027】さらに、本発明の磁気誘導素子の製造方法

では、下層側磁性薄膜を覆う下層側絶縁膜の上にターン間絶縁膜を成膜してコイルのターン間の隙間用のパターンにエッチングし、次にその上に薄膜導体をターン間絶縁と同程度ないしそれ以下の膜厚で成膜した上で、ごく簡単なエッチングによってそのターン間絶縁上部分を選択的に除去することにより、ターン間絶縁を小さなアスペクト比のエッチングにより薄膜導体の膜厚の数分の1以下のごく狭い幅に形成して、磁気誘導素子のQ値を向上しかつその電流容量を増加させることができる。

【図面の簡単な説明】


【図1】本発明による磁気誘導素子の原理を示し、同図(a)はその断面図、同図(b)は半導体チップ上に作り込まれたその一部の上面図である。


【図2】本発明の磁気誘導素子の実施例をその単位素子を半導体チップ上に作り込んだ状態で示す一部拡大断面図である。

【図3】本発明の磁気誘導素子のインダクタンスとQ値の周波数依存性を示す特性線図である。

【図4】本発明による磁気誘導素子の製造方法の実施例を主な工程ごとの状態で示し、同図(a) はコイル用ターン間絶縁の形成工程,同図(b) は薄膜導体の成膜工程,

【図1】





同図(c) はそのエッチング工程, 同図(d) は上層側絶縁 膜の成膜工程後の状態をそれぞれ示すウエハの一部拡大 断面図である。

【符号の説明】

10 磁気誘導素子が作り込まれる半導体チップ

20 磁気誘導素子

21 磁性薄膜

22 薄膜導体

30 磁気誘導素子を構成する単位素子

31 下層側磁性薄膜

32 下層側絶縁膜

33 薄膜導体

35 上層側絶縁膜

35 a ターン間絶縁

36 上層側磁性薄膜


40 半導体チップと磁気誘導素子が作り込まれるウ


エハ

D 磁気誘導素子ないしは単位素子の外径サイズないしは直径

s コイルのターン間の隙間ないしはターン間絶縁 の幅

[図2]





【図4】

